1. Jurnal [Kembali]
2. Alat dan Bahan [Kembali]
- Logic state
- Gerbang NOT
- Gerbang XOR
- Gerbang AND
- Gerbang OR
- Logic probe
3. Rangkaian Simulasi [Kembali]
4. Prinsip Kerja Rangkaian [Kembali]
Pada rangkaian di atas input awal adalah logic state, dan di beri kode A, B, C, dan D. Jadi pada rangkaian tersebut kita lakukan bercobaan dengan variasi inoutnya A=0, B=0, C=0, dan D=0 (Untuk inputan di C akan masuk ke kaki input gerbang NOT). untuk di gerbang XOR semua inputan akan berlogika 0 maka outputnya akan berlogika 0. Selanjutnya untuk gerbang AND karena inputanya ada berlogika 0 maka outputya akan berlogika 0. Selanjutnya karena output dari gerbang XOR dan gerbang AND terhubung ke kaki input gerbang OR, dak kedua gerbang tersebut outputnya berlogika 0, jd input di gerbang OR berlogika semua berlogika 0 maka output dari gerbang OR akan berlogika 0, dan untuk variasi lain nya prinsip kerja nya sama, hanya berbeda di tabel kebenaran di tiap gerbangnya. Untuk penjelasan tabel kebenarannya sebagai beritkut:
Gerbang NOT
Merupakan sebuah inverter atau pembalik dari masukan yang diterima pada inputnya. misalnya inputnya berlogika 1 maka outputnya berlogika 0, begitu sebaliknya. Sedangkan bila pada masukannya diberi tegangan tertentu, maka transistor akan cut off, sehingga keluaran akan bertegangan tidak nol.
Gerbang XOR
Output gerbang XOR akan berlogika 0, Ketika semua inputnya berlogika sama (semua berlogika 0 atau semua berlogia 1), jika tidak outputnya akan berlogika 1
Gerbang AND
Output gerbang AND akan berlogika 0, Ketika inputnya ada yang berlogika 0, jika tidak outputnya akan berlogika 1
Gerbang OR
Output gerbang OR akan berlogika 1, Ketika inputnya ada yang berlogika 1, jika tidak outputnya akan berlogika 0
5. Video Rangkaian [Kembali]
6. Analisa [Kembali]
1. Jelaskan bagaimana mendapatkan H1 dan H2
Jawab:
Cara mendapatakan
H1 dan H2 yaitu dengan cara dibuktikan dengan tabel kebenaran dengan melihat
alur logiknya, dan bisa juga menggunakan peta Karnaugh dan aljabar Boolean.
Peta Karnaugh dan aljabar Boolean dapat disederhanakan menjadi:
Untuk
menentukan H menggunakan rumus:
H = B↓D +
AC'D
Dimana
inputan awal B dan D melewati gerbang logika XOR sedangkan input dari A, C',
dan D melewati gerbang logika AND kemudian output dari BD dan AC'D akan
melewati gerbang logika OR untuk menentukan output dari rangkaian.
Berdasarkan
hasil percobaan yang telah didapatkan, H pada percobaan yang telah dilakukan menggunakan
teori gerbang logika XOR, AND dan OR.
Untuk
menentukan H menggunakan rumus:
H = B↓D +
ABC'
Dimana
inputan awal B dan D melewati gerbang logika XOR sedangkan input dari A, B, dan
C' melewati gerbang logika AND kemudian output dari BD dan ABC' akan
melewati gerbang logika OR untuk menentukan output dari rangkaian.
Berdasarkan
hasil percobaan yang telah didapatkan, H pada percobaan yang telah dilakukan menggunakan
teori gerbang logika XOR, AND dan OR.
Contohnya
pada data tabel no 1:
inputnya
A=0 ; B=0 ; C=0 ; D=0 sehingga didapatkan:
H1 = B↓D +
AC'D
= 0↓0 + 010
===> C' inputnya terbalik
= 0 + 0
===> Menggunakan gerbang XOR dan
AND
=
0
===>
Menggunakan gerbang OR
H2 = B↓D +
AB'C
= 0↓0 + 010
===> C' inputnya terbalik
= 0 + 0
===> Menggunakan gerbang XOR dan
AND
=
0
===>
Menggunakan gerbang OR
H1 = H2 =
Hpers = 0
sehingga didapatkan H=0 sesuai dengan teori gerbang logika, dan pada hasil praktikum juga didapatkan H1=0 dan H2=0. begitu juga dengan data-data input lainnya.
Jawab:
Jika semua input pada gerbang XOR berlogika 0, maka outputnya akan
berlogika 0, sehingga input salah satu input gerbang OR berlogika 0. Jika semua
input pada gerbang AND berlogika 0, maka outputnya akan berlogika 0, sehingga
salah satu input gerbang OR berlogika 0. Karena semua input pada gerbang OR
berlogika 0, maka outputnya berlogika 0, dan akan dibuktikan pada logic probe
Jika semua input pada gerbang XOR berlogika 1, maka outputnya akan
berlogika 0, sehingga input salah satu input gerbang OR berlogika 0. Jika semua
input pada gerbang AND berlogika 1, maka outputnya akan berlogika 1, sehingga
salah satu input gerbang OR berlogika 1. Karena input pada gerbang OR berlogika
0 dan 1, maka outputnya berlogika 1, dan akan dibuktikan pada logic probe
Jika semua input pada gerbang XOR berlogika 0 dan 1, maka
outputnya akan berlogika 1, sehingga input salah satu input gerbang OR
berlogika 1. Jika input pada gerbang AND berlogika 0 dan 1, maka outputnya akan
berlogika 0, sehingga salah satu input gerbang OR berlogika 0. Karena input
pada gerbang OR berlogika 1 dan 0, maka outputnya berlogika 1, dan akan
dibuktikan pada logic probe
Jadi dapat disimpulkan
bahwa input dan output dari masing- masing gerbang mempengaruhi alur logika
sesuai dengan tabel kebenaran nya.
Tidak ada komentar:
Posting Komentar